基于VHDL的矩陣鍵盤及顯示電路設計

FPGA/CPLD在數字系統設計中的廣泛應用，影響到了生產生活的各個方面。在FPGA/CPLD的設計開發中，VHDL語言作為一種主流的硬件描述語言，具有設計效率高，可靠性好，易讀易懂等諸多優點。作為一種功能強大的FPGA/CPLD數字系統開發環境，Altera公司推出的Quar-tUSⅡ，為設計者提供了一種與結構無關的設計環境，使設計者能方便地進行設計輸入、快速處理和器件編程，為使用VHDL語言進行FPGA/-CPLD設計提供了極大的便利。矩陣鍵盤作為一種常用的數據輸入設備，在各種電子設備上有著廣泛的應用，通過7段數碼管將按鍵數值進行顯示也是一種常用的數據顯示方式。在設計機械式矩陣鍵盤控制電路時，按鍵防抖和按鍵數據的譯碼顯示是兩個重要方面。本文在QuartusⅡ開發環境下，采用VHDL語言設計了一種按鍵防抖并能連續記錄并顯示8次按鍵數值的矩陣鍵盤及顯示電路。

 1 矩陣鍵盤及顯示電路設計思路

矩陣鍵盤及顯示電路能夠將機械式4×4矩陣鍵盤的按鍵值依次顯示到8個7段數碼管上，每次新的按鍵值顯示在最右端的第O號數碼管上，原有第0～6號數碼管顯示的數值整體左移到第1～7號數碼管上顯示，見圖1�？傮w而言，矩陣鍵盤及顯示電路的設計可分為4個部分：

(1)矩陣鍵盤的行及列的掃描控制和譯碼。該設計所使用的鍵盤是通過將列掃描信號作為輸入信號，控制行掃描信號輸出，然后根據行及列的掃描結果進行譯碼。

(2)機械式按鍵的防抖設計。由于機械式按鍵在按下和彈起的過程中均有5～10 ms的信號抖動時間，在信號抖動時間內無法有效判斷按鍵值，因此按鍵的防抖設計是非常關鍵的，也是該設計的一個重點。

(3)按鍵數值的移位寄存。由于該設計需要在8個數碼管上依次顯示前后共8次按鍵的數值，因此對已有數據的存儲和調用也是該設計的重點所在。

(4)數碼管的掃描和譯碼顯示。由于該設計使用了8個數碼管，因此需要對每個數碼管進行掃描控制，并根據按鍵值對每個數碼管進行7段數碼管的譯碼顯示。

2 矩陣鍵盤及顯示電路的實現

本文所設計的矩陣鍵盤及顯示電路的電路符號如圖2所示。其中，clk為時鐘信號輸入端(頻率可為1 024～32 768Hz);start為清零控制端;kbrow為列掃描信號輸入端;kbeol為行掃描信號輸出端;scan為數碼管地址掃描信號輸出端;seg7為數碼管顯示信號輸出端。　　　

值得注意的是，本文設計的矩陣鍵盤及顯示電路在按鍵防抖和數據寄存部分設計得更加簡潔可靠，實現的功能更加強大，其具有如下特點：

(1)為了實現按鍵防抖，本文采用對按鍵狀態連續記錄的方式，即在按鍵彈起后連續8個時鐘周期均無按鍵信號才確認1次按鍵有效，從而避免了按鍵按下和彈起過程中的數據抖動，相比于使用計數器從按鍵按下開始計數，直到5～10 ms后才讓按鍵有效的防抖方式，這里設計的按鍵防抖更加可靠，且可有效避免長時間按下按鍵產生的重復數據輸出，使每次按鍵無論時間長短均可且只會產生1次數據輸出。另外，當電路采用32 768 Hz以上的時鐘作為系統時鐘時，可以通過增加按鍵狀態連續記錄的時鐘周期數，實現可靠的防抖。 

(2)該設計采用一個32位一維數組temp作為數據寄存器，使用移位寄存方式，實現了對連續8次按鍵數據的存儲和調用，從而可以在8個數碼管上連續顯示數據。

3 仿真結果分析

本文設計的矩陣鍵盤及顯示電路在QliartusⅡ開發環境下進行了仿真驗證。其中，按鍵防抖功能的仿真波形如圖3所示。仿真結果分析如下：

(1)clk為時鐘輸入信號，作為系統時鐘;

(2)start為清零控制端，當其為高電平時，按鍵有效;

(3)kbrow為列掃輸入信號，kbcol為行掃輸出信號，圖3中對kbrow[1]的輸入波形進行設置，模擬了“A”鍵按下和彈起的過程;

(4)fnq為防抖控制信號，scan為數碼管地址掃描輸出，seg7為數碼管顯示輸出。由圖3可知，只有在按鍵彈起后，才有數據輸出，從而實現防抖功能。　　

該設計的其他功能也可以通過仿真驗證，不再贅述。

4 結語

本文設計矩陣鍵盤及顯示電路在QuartusⅡ開發環境下進行仿真驗證后，下載到湖北眾友科技實業股份有限公司的ZYllEDAl3BE實驗箱中進行了硬件驗證。該實驗箱使用ACEXlK系列EPlK30QC208芯片作為核心芯片。實驗證明，當電路的系統時鐘頻率在1 024～32 768 Hz范圍內時，電路均可穩定運行，按鍵防抖可靠、功能完整。當系統時鐘頻率低于1 024 Hz時，需要減少防抖記錄時鐘周期的個數，否則容易錯過短時按鍵動作;當系統時鐘頻率高于32 768 Hz時，需要增加防抖記錄時鐘周期的個數，以確�？煽康陌存I防抖。